저온에서 거의 완벽한 수율을 달성한 단일체 3D 실리콘 칩

일리노이대 어배너-섐페인 연구팀이 완성된 회로 위에 초박막 단결정 실리콘 층을 저온으로 적층하는 공정을 개발했다.

이 공정은 200도C 이하에서 동작하며, 층당 625개 트랜지스터를 가진 3층 모놀리식 3D 칩 구현에 성공했다.

연구팀은 98~100%에 이르는 높은 수율을 보고했고, 접합 없는 트랜지스터와 SRAM 등 동작하는 로직·메모리 소자를 시연했다.

이 방식은 트랜지스터 미세화에만 의존하지 않고 집적도와 효율을 높여 차세대 반도체 스케일링을 뒷받침할 수 있다.