화웨이, 성능 중심의 새 설계 계획으로 2031년까지 1.4nm급 칩 목표

화웨이는 상하이 심포지엄에서 새로운 ‘타우 스케일링’ 전략을 공개하며, 트랜지스터를 더 작게 만드는 것만이 아니라 2031년까지 1.4nm급 밀도에 도달할 수 있다고 주장했다.

이 전략은 더 빠른 데이터 이동, 더 짧은 인터커넥트, 그리고 시스템 수준 효율성에 초점을 맞추며, 관련 첫 키린 칩은 올해 출시될 예정이다.

화웨이는 ‘로직폴딩’이 2030년까지 어센드 AI 칩과 클러스터로 확대될 수 있다고 밝혔지만, 독립적인 성능 검증은 제시하지 않았다.

이번 로드맵은 미국 제재 속에서도 성능 향상을 이어가려는 화웨이의 의지를 보여주며, 중국의 반도체 자립과 AI 경쟁에 영향을 줄 수 있다.