무어의 법칙이 한계에 부딪히자, 연구자들은 칩을 더 작게 만드는 대신 실리콘 칩 층을 쌓고 있다
Moore's law is hitting a wall, so researchers are stacking silicon chip layers instead of shrinking them
TL;DR AI
1분핵심 요약
일리노이대 연구진이 청정실 수준의 저온 공정으로 초박막 단결정 실리콘 나노멤브레인을 웨이퍼에 옮겨 실제 동작하는 회로를 구현했다.
이 방식은 기존 층을 손상시키지 않으면서 로직과 메모리를 수직으로 쌓는 모놀리식 3D 칩 적층을 가능하게 한다.
목표는 더 작은 트랜지스터에만 의존하지 않고 3차원 공간을 활용해 연산 밀도와 대역폭을 높이는 것이다.
모어의 법칙이 둔화되는 상황에서, 이 접근법은 더 나은 인터커넥트와 고집적 설계로 칩 성능 향상을 이어갈 수 있다.